| 产品 |
主要优势 |
功能 |
| 1: 频率合成器
3,4,6:频率计时发生器
|
- 取代多个振荡器和扇出缓冲器时钟解决方案
- 凭借电源过滤技术,提供最佳抖动性能
|
- 可选的晶振接口采用 25 MHz 并联谐振晶体或低压 CMOS/TTL 单端时钟输入
- 支持 33.33 MHz 到 200 MHz,100 MHz 到 312.5 MHz 的多输出频率
- 支持标准和符合 RoHS 的无铅封装
|
| 2: 抖动衰减器 |
- 有助于实现良好的抖动衰减
- 实现尽可能最低的相位噪声
- 空间受限应用的理想选择,如 PCle 插卡
|
- 提供 400 KHz 的带宽
- 采用 IDT 第三代 FemtoClock 技术
- 20 引脚 TSSOP 封装
|
| 5: PCIe 交换器 |
- 非常有效的高性能 I/O 连接,用于需要高吞吐量和低功耗应用
- 层数最少和所有者低拥有成本的简单电路板布局
- 无需散热器,进而简化电源设计和增加每瓦特性能
|
- 通过多条集成串行通道,直通式交换架构可实现 12 GBps (96 Gbps)总体交换能力。每个通道可提供双向 2.5 Gbps 的带宽
- 小封装
- 低功耗
|
| 7: 包交换器件 |
- 由于采用标准产品,可缩短应用开发时间,减少风险
- 无需 40 Gpbs 以上的存储控制器的要求
- 简化系统分区
|
- 支持标准包接口
- 片内存储器可满足全部的需求
- FPGA 友好接口
|
| 8: QDR-II 双端口 SRAM |
- 由于没有读写冲突,通过嵌入式存储器增加性能
- 用一个双端口 SRAM 代替 2 个 SRAM
- 和 NPU 及商用 QDR-II 控制器 IP 核一起工作
|
- 片内存储器可满足全部的需求
- 500 MHz 存储器存取
- 提供 250 MHz QDR II 接口时钟
|
| 9: 统计引擎 |
- 与超过 100 Gbps 的传输速率同步
- 取代多个 SRAM 和 FPGA
- 由于采用标准产品,可缩短应用开发时间,减少风险
|
- 每秒 10 亿次的更新速度
- 片内存储器可满足全部的需求
- 与 NPU 和FPGA IP 的已验证互操作性
|
| 10: 网络搜索加速器 |
- 可以实现高达 40 Gbps 传输速率的更广泛的服务
- 为 IPv6 策略查找而优化的唯一架构
- 改善数据完整性,帮助我们的用户提高系统可靠性,确保更高的系统正常运行时间
|
- 每秒 10 亿次搜索
- 80 位基础搜索宽度
- 集成纠错代码
|