| 製品 |
主な利点 |
特長 |
1: 周波数シンセサイザと
3, 4, 6:
周波数タイミング・ジェネレータ |
- 複数の発振器やファンアウト・バッファ・クロッキング・ソリューションの代替品として使用可
- 電力フィルタリング技術により、最適なジッタ性能を確保
|
- 水晶発振器インタフェースの選択が可能で、25MHzの並列共振水晶または低電圧CMOS/TTLシングル･エンデッド・クロック入力に対応
- 33.33MHz〜200MHzおよび100MHz〜312.5MHzまでの複数の出力周波数に対応
- パッケージは標準製品のほかRoHS（鉛フリーの危険物質使用制限指令）に準拠した製品も提供可能
|
| 2: ジッタ減衰器 |
- 優れたジッタ減衰を実現
- フェーズ・ノイズの問題を最小化
- PCIeアドイン・カードなど部品設置スペースの限られたアプリケーションに理想的
|
- 400KHzの帯域に対応
- IDTの第3世代FemtoClock技術を採用
- 有鉛20ピンTSSOPパッケージ使用
|
| 5: PCIeスイッチ |
- 高いスループットと低消費電力を要求されるアプリケーション向けに最も高効率で高性能なI/O接続性を実現
- レイヤ数を最小限に抑えたシンプルなボード・レイアウトで管理コストを低減
- ヒート・シンクが不要となり、電源供給設計の簡素化やワット当たり性能の向上を実現
|
- カットスルー・スイッチ構造により、1レーンの帯域幅が2.5Gbpsの双方向バスを複数本束ねた統合シリアル・レーンで12GBps（96Gbps）の総スイッチング能力を実現
- 小さいフットプリント
- 低消費電力
|
| 7: パケット・エクスチェンジ・デバイス |
- 汎用品の活用により、アプリケーションの開発期間短縮して開発リスクを低減
- 40Gbps超のメモリ・コントローラが不要に
- システム分割が容易に
|
- 一般的なパケット・インタフェースに対応
- 必要なメモリをチップ上に搭載
- FPGAに適したインタフェース
|
| 8: クワッド・データ・レートII（QDR-II）デュアルポートSRAM |
- リード/ライト信号の衝突がなくなるため、組み込みメモリと比較して高性能
- 2つのSRAMを1つのデュアルポートに置き換え可能
- ネットワーク・プロセサ・ユニット（NPU）や市販のQDR-IIコントローラIPコアにも対応
|
- 必要なメモリをすべてチップ上に搭載
- 500MHzのメモリアクセスが可能
- 250MHzのQDR-IIインタフェース・クロックを提供
|
| 9: 統計エンジン |
- 100Gbps以上のライン・レートにも対応可能
- 複数のSRAMやFPGAを１つの統計エンジンに置き換えることが可能
- 汎用品を活用することにより、アプリケーションの開発期間の短縮と開発リスクの低減を実現
|
- 毎秒10億回のアップデートを実現
- 必要なメモリをすべてチップ上に搭載
- NPUやFPGA IPとの相互運用性も実証済み
|
| 10: ネットワーク・サーチ・アクセラレータ |
- 最高40Gbpsのライン・レートまで対応した、より広範なサービスを実現
- IPv6ポリシーのルックアップに対して真の最適化を実現した独自の構造
- 顧客企業がシステムの信頼性を強化し、より長時間の稼働時間を保証できるよう、データの統合性を向上
|
- 毎秒10億回のサーチを実現
- 80ビット・ベースのサーチ幅に対応
- エラー・コレクション・コード（ECC）を内蔵
|
