Renesasのクロック分配製品は、システム内のクロック信号の調整/操作/分配に使用します。クロック分配製品には、PLL(位相同期回路)を備えるものとそうでないものがあります。各製品は、入力信号の信号品質が良好なアプリケーションにおいて、入力信号のバッファリング、ファンアウト調整、分周、多重化といった処理を行うために使用されます。また、シングル出力のクロック・バッファを、ある信号規格に準拠したクロックを別の規格に準拠したクロックに変換する(例えばLVCMOS入力からLVPECL出力への変換)目的で使用することも可能です。

Renesasはタイミング・ソリューションの分野におけるリーダー企業として、クロックのバッファリング、分配、多重化を実現する豊富な製品ポートフォリオを用意しています。それにより、あらゆるアプリケーションのニーズに対応します。 Renesasは、差動信号に対応したクロック分配用のICデバイスを多数提供しています。そのポートフォリオは業界最大の規模を誇ります。Renesasの製品は、業界で最もよく使用されているLVDS、LVPECL、HCSL、LVCMOS、CML、HSTL、SSTLをサポートしています。

IDT Clock Distribution Overview (PDF | English, 日本語)

 

 

クロック分配ICの選定

クロック分配ICはいくつかの方法で分類することができます。例えば、クロック周波数を変更せずに、入力クロックとして複数の個所に分配したいケースがあるでしょう。あるいは、入力クロックを分周したり逓倍したいこともあるはずです。Renesasは、そうしたすべてのニーズを実現するデバイスを用意しています。詳細についてはこちら

をご覧ください。また、クロック分配においてゼロ遅延バッファを必要とするアプリケーションも存在するでしょう。PLLベースのデバイスを使用する際、ゼロ遅延バッファを使用することで、複数の負荷に対して入力クロックを分配することができます。ほとんどの製品では、外部帰還経路により、負荷に対し、タイミングを正確に制御してクロック信号を供給することができます。クロック分配ICについては こちらをご覧ください。

クロックツリーについて
クロック・ツリー(クロック分配ネットワーク)とは、単一の信号源から生成したクロック信号を、それを必要とするすべての回路/部品に分配するためのネットワーク構造のことです。システムを同期動作させるうえでは、クロック・ツリーが非常に重要な役割を果たします。クロック信号の特性と、その分配に使用するネットワークの特性については十分に注意を払わなければなりません。クロック・ツリーを適切に設計することによって、タイミングに関するクリティカルな要件を確実に満たし、信頼性の高い動作と最適な性能を実現することが可能になります。

Documentation & Downloads

タイトル 他の言語 Type 形式 サイズ 日付
その他資料
Timing Solutions Products Overview Overview PDF 4.11 MB
IDT Clock Distribution Overview (日本語) English Overview PDF 3.79 MB
IDT Clock Distribution Overview (日本語) English Overview PDF 3.79 MB