The 5P49V6965 is a member of IDT's VersaClock® 6E programmable clock generator family. The 5P49V6965 is intended for high-performance consumer, networking, industrial, computing, and data-communications applications. The reference clock can come from one of the two redundant clock inputs. A glitchless manual switchover function allows one of the redundant clocks to be selected during normal operation.
 
Configurations may be stored in on-chip One-Time Programmable (OTP) memory or changed using I²C interface.
 

特長

  • < 100mW core power (at 3.3V)
  • < 0.5ps RMS phase jitter (typical)
  • PCIe Gen 1/2/3/4/5 spread spectrum off
  • PCIe Gen 1/2/3/4 spread spectrum on
  • 1/10GbE, USB 3.0
  • Supports both crystal (8MHz–40MHz) and external clock input(1MHz–350MHz)
  • 4 universal outputs pairs: LVPECL, LVDS, HCSL, or 8 LVCMOS outputs
  • 4 independent frequencies with 0.001MHz–350MHz output range
  • Reference output
  • 1.8V / 2.5V / 3.3V core and output voltages
  • 2 programmable I²C addresses allowing multiple devices to be used in same system.
  • Up to 4 different configuration sets in OTP non-volatile memory
  • Supported by IDT Timing Commander™  software tool
  • Quick sampling and customization process supported by online-form submission
  • 4 x 4 mm 24-VFQFPN package
  • -40°C to +85°C operating temperature range

製品選択

This device is factory-configurable. Try the Custom Part Configuration Utility.
発注型名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Active VFQFPN 24 I はい Tray
Availability
Active VFQFPN 24 I はい Reel
Availability

製品比較

5P49V6965 5P49V6967 5P49V6968 5P49V6975
Inputs (#) 2 2 2 1
Outputs (#) 5 9 11 5
Output Type HCSL, LVCMOS, LVDS, LVPECL HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL HCSL, LVCMOS, LVDS, LVPECL
Phase Jitter Typ RMS (ps) 0.500 0.500 0.500 0.500

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
5P49V6965 Datasheet データシート PDF 784 KB
ユーザーガイド
VersaClock 6E Family Register Descriptions and Programming Guide マニュアル-ユーザーリファレンス PDF 872 KB
Timing Commander Installation Guide ガイド PDF 497 KB
アプリケーションノート、ホワイトペーパー
AN-1014 Microstrip vs Stripline: Crosstalk and RMS Phase Jitter アプリケーションノート PDF 486 KB
AN-975 Cascading PLLs アプリケーションノート PDF 255 KB
AN-970 Glitchless Frequency Adjustment using Fractional Output Divider アプリケーションノート PDF 717 KB
AN-960 Layout and EMI Recommendations for Automotive Applications (short form) アプリケーションノート PDF 342 KB
AN-954 Layout and EMI Recommendations for Automotive Applications アプリケーションノート PDF 406 KB
AN-909 PCB Layout Considerations for Designing IDT VersaClock 3S, 5 and 6 Clock Products アプリケーションノート PDF 901 KB
AN-918 Programmable Clocks vs Crystal Oscillators アプリケーションノート PDF 307 KB
AN-905 Using VersaClock® 6 as Reference Clock for Xilinx® Series 7 FPGAs アプリケーションノート PDF 188 KB
AN-846 Termination - LVDS アプリケーションノート PDF 133 KB
AN-845 Termination - LVCMOS アプリケーションノート PDF 146 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-808 PCI Express/HCSL Termination アプリケーションノート PDF 137 KB
AN-806 Power Supply Noise Rejection アプリケーションノート PDF 438 KB
PCN / PDN
PCN# : TB1912-02(R1) Convert Shipping Media
from Tube or Tray to Cut Reel
製品変更通知 PDF 5.71 MB
PCN# : A2005-01(R1) Add UTL, Thailand and JCET, China as Alternate Assembly Locations 製品変更通知 PDF 725 KB
PCN# : TB1912-02 Convert Shipping Media
from Tube or Tray to Cut Reel
製品変更通知 PDF 5.61 MB
PCN# : A1904-01 Add Greatek, Taiwan as an Alternate Assembly Facility 製品変更通知 PDF 983 KB
Downloads
Timing Commander Installer (v1.16.2) ソフトウェア ZIP 18.44 MB
VersaClock 6E Timing Commander Personality File v1.3.0 ソフトウェア ZIP 13.95 MB
5P49V6965 IBIS Model モデル-IBIS ZIP 397 KB
その他資料
PCI Express Timing Solutions Overview 概要 PDF 275 KB
VersaClock Family of Programmable Clocks Overview (Japanese) English 概要 PDF 1.31 MB
Timing Solutions Products Overview 概要 PDF 4.11 MB
IDT Products for Wired Broadband Applications Application Briefs PDF 686 KB
IDT Products for Radio Applications (Japanese) English 製品概要 PDF 6.27 MB
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB
IDT Clocks for Xilinx Ultrascale FPGAs 技術概要 PDF 256 KB
IDT Clock Distribution Overview (Japanese) English 概要 PDF 7.79 MB
IDT Clocks for Altera's Stratix V and Arria V/X FPGAs 技術概要 PDF 238 KB