The 74FCT810T is a dual bank inverting/ non-inverting clock driver built using advanced dual metal CMOS technology. It consists of two banks of drivers, one inverting and one non-inverting. Each bank drives five output buffers from a standard TTL-compatible input. The FCT810T has low output skew, pulse skew and package skew. Inputs are designed with hysteresis circuitry for improved noise immunity. The outputs are designed with TTL output levels and controlled edge rates to reduce signal noise. The part has multiple grounds, minimizing the effects of ground inductance.

特長

  • 0.5 MICRON CMOS Technology
  • Guaranteed low skew < 600ps (max.)
  • Very low duty cycle distortion < 700ps (max.)
  • Low CMOS levels
  • TTL compatible inputs and outputs
  • TTL level output voltage swings
  • High drive: -32mA IOH, +48mA IOL
  • Two independent output banks with 3-state control: – One 1:5 inverting bank – One 1:5 non-inverting bank
  • Available in QSOP, SSOP, and SOIC packages

製品選択

発注型名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Obsolete SSOP 20 C はい Tube
Availability
Obsolete QSOP 20 C はい Tube
Availability
Obsolete SOIC 20 C はい Tube
Availability

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-845 Termination - LVCMOS アプリケーションノート PDF 146 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
その他資料
IDT Clock Distribution Overview (Japanese) English 概要 PDF 7.79 MB