Double the drive of the standard 97U877 device. Low skew, low jitter PLL clock driver. 1 to 5 differential clock distribution (SSTL_18)

特長

  • Feedback pins for input to output synchronization
  • Spread Spectrum tolerant inputs
  • Auto PD when input signal is at a certain logic state

製品選択

発注型名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
Obsolete CABGA 28 C はい Tray
Availability
Obsolete CABGA 28 C はい Reel
Availability

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
データシート
97U2A845A Datasheet データシート PDF 313 KB
PCN / PDN
PDN# : CQ-17-05 Quarterly Market Declined PDN 製品中止通知 PDF 536 KB